【圖】數字鎖相環(PLL)芯片CD4046中文資料
(2024/1/7 7:00:00)
數字鎖相環(PLL)芯片CD4046中文資料
Recommended Operating Conditions 建議操作條件：
DC Electrical Characteristics 直流電氣特性：
CD4046是通用的CMOS鎖相環集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動態功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。它具有電源電壓范圍寬、功耗低、輸入阻抗高等優點，其工作頻率達1MHz，內部VCO 產生50% 占空比的方波，輸出電平可與TTL電平或CMOS 電平兼容。同時，它還具有相位鎖定狀態指示功能。
CD4046內部結構圖如下圖所示,內有兩個PD、VCO、緩沖放大器、輸入信號放大與整形電路、內部穩壓器等。其基本工作原理是輸入信號 Ui從14腳輸入后，經放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端，圖3開關K撥至2腳，則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。VCO的輸出又經除法器再進入相位比較器Ⅰ，繼續與Ui進行相位比較，最后使得f2＝f1，兩者的相位差為一定值，實現了相位鎖定。若開關K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同，不再贅述。
CD4046內部結構圖
圖 1 CD4046內部結構圖
CD4046引腳圖
圖2 CD4046引腳圖
| 符號
| 引腳號
| 名 稱 功 能
|
| PH11
| 14
| 相位比較器輸入端（基準信號輸入 ），相位比較器輸入信號，輸入允許將0.1V左右的小信號或方波信號在內部放大并再經過整形電路后，輸出至相位比較器。
|
| PH12
| 3
| 相位比較器輸入端（比較信號輸入） 通常PD來自VCO的參考信號。
|
| PH01
| 2
| PDⅠ輸出端 相位比較器1輸出的相位差信號，它采用異或門結構，即鑒相特性為 。
|
| PH02
| 13
| PDⅡ輸出端 相位比較器Ⅱ的輸出端，它采用，上升沿控制邏輯。
|
| PH03
| 1
| 輸出端（相位脈沖輸出） 相位比較器2輸出的相位差信號，為上升沿控制邏輯。環路人鎖時為高電平，環路失鎖時為低電平
|
| VC01
| 9
| 壓控振蕩器的控制端。
|
| VC00
| 4
| 壓控振蕩器輸出端
|
| INH
| 5
| VCO禁止端，1有效 控制信號輸入，高電平時禁止，低電平時允許壓控振蕩器工作。
|
| R1
| 11
| VCO外接電阻R1
|
| R2
| 12
| VCO外接電阻R2
|
| C1
| 6，7
| 并接振蕩電容C1，以控制VCO的振蕩頻率。
|
| DEM0
| 10
| 解調信號輸出端
|
|
| 15
| 內部獨立的齊納穩壓二極管負極。
|
CD4046電氣參數
Absolute Maximum Ratings 絕對最大額定值：
| DC Supply Voltage 直流供電電壓 (VDD)
| −0.5 to +18 VDC
|
| Input Voltage輸入電壓 (VIN)
| −0.5 to VDD +0.5 VDC
|
| Storage Temperature Range儲存溫度范圍 (TS)
| −65℃ to +150℃
|
| Power Dissipation功耗 (PD)
| |
| Dual-In-Line 普通雙列封裝
| 700 mW
|
| Small Outline 小外形封裝
| 500 mW
|
| 焊接溫度(TL)（焊接10秒）
| 260℃
|
Recommended Operating Conditions 建議操作條件：
| DC Supply Voltage 直流供電電壓 (VDD)
| 3 to 15 VDC
|
| Input Voltage輸入電壓 (VIN)
| 0 to VDD VDC
|
| Operating Temperature Range工作溫度范圍 (TA)
| −55℃ to +125℃
|
DC Electrical Characteristics 直流電氣特性：
| Symbol 符號
| Parameter 參數
| Conditions 條件
| −55℃
| +25℃
| +125℃
| Units 單位
| |||||
| 最小
| 最大
| 最小
| 典型
| 最大
| 最小
| 最大
| |||||
| IDD
| Quiescent Device Current靜態電流
| Pin5 = VDD, Pin14 = VDD, Pin3,9 = VSS
| |||||||||
| VDD = 5V
|
| 5
|
| 0.005
| 5
|
| 150
| μA
| |||
| VDD = 10V
|
| 10
|
| 0.01
| 10
|
| 300
| ||||
| VDD = 15V
|
| 20
|
| 0.015
| 20
|
| 600
| ||||
| Pin5=VDD, Pin14=Open,Pin3, 9=VSS
| |||||||||||
| VDD = 5V
|
| 45
|
| 5
| 35
|
| 185
| μA
| |||
| VDD = 10V
|
| 450
|
| 20
| 350
|
| 650
| ||||
| VDD = 15V
|
| 1200
|
| 50
| 900
|
| 1500
| ||||
| VOL
| LOW Level Output Voltage 輸出低電平電壓
| VDD = 5V
|
| 0.05
|
| 0
| 0.05
|
| 0.05
| V
| |
| VDD = 10V
|
| 0.05
|
| 0
| 0.05
|
| 0.05
| ||||
| VDD = 15V
|
| 0.05
|
| 0
| 0.05
|
| 0.05
| ||||
| VOH
| HIGH Level Output Voltage 輸出高電平電壓
| VDD = 5V
| 4.95
|
| 4.95
| 5
|
| 4.95
|
| V
| |
| VDD = 10V
| 9.95
|
| 9.95
| 10
|
| 9.95
|
| ||||
| VDD = 15V
| 14.95
|
| 14.95
| 15
|
| 14.95
|
| ||||
| VIL
| 輸入低電平電壓 比較器和信號
| VDD=5V,VO=0.5V or 4.5V
|
| 1.5
|
| 2.25
| 1.5
|
| 1.5
| V
| |
| VDD = 10V, VO = 1V or 9V
|
| 3.0
|
| 4.5
| 3.0
|
| 3.0
| ||||
| VDD = 15V, VO = 1.5V or 13.5V
|
| 4.0
|
| 6.25
| 4.0
|
| 4.0
| ||||
| VIH
| 輸入高電平電壓比較器和信號
| VDD = 5V, VO = 0.5V or 4.5V
| 3.5
|
| 3.5
| 2.75
|
| 3.5
|
| V
| |
| VDD = 10V, VO = 1V or 9V
| 7.0
|
| 7.0
| 5.5
|
| 7.0
|
| ||||
| VDD = 15V, VO = 1.5V or 13.5V
| 11.0
|
| 11.0
| 8.25
|
| 11.0
|
| ||||
| IOL
| LOW Level Output Current 輸出低電平電流 (Note 4)
| VDD=5V, VO = 0.4V
| 0.64
|
| 0.51
| 0.88
|
| 0.36
|
| mA
| |
| VDD=10V, VO = 0.5V
| 1.6
|
| 1.3
| 2.25
|
| 0.9
|
| ||||
| VDD=15V, VO = 1.5V
| 4.2
|
| 3.4
| 8.8
|
| 2.4
|
| ||||
| IOH
| HIGH Level Output Current 輸出高電平電流(Note 4)
| VDD=5V, VO = 4.6V
| −0.64
|
| −0.51
| −0.88
|
| −0.36
|
| mA
| |
| VDD=10V,VO = 9.5V
| −1.6
|
| −1.3
| −2.25
|
| −0.9
|
| ||||
| VDD=15V,VO = 13.5V
| −4.2
|
| −3.4
| −8.8
|
| −2.4
|
| ||||
| IIN
| Input Current 輸入電流
| All Inputs Except Signal Input
| |||||||||
| VDD = 15V, VIN =0V
|
| −0.1
|
| −10−5
| −0.1
|
| −1.0
| μA
| |||
| VDD=15V, VIN = 15V
|
| 0.1
|
| 10−5
| 0.1
|
| 1.0
| ||||
| CIN
| Input Capacitance 輸入電容
| Any Input (Note 3)
|
|
|
|
|
|
| 7.5
| pF
| |
| PT
| Total Power Dissipation 總功率耗散
| fo = 10 kHz, R1 = 1MΩ, R2 =∞, VCOIN = VCC/2
| mW
| ||||||||
| VDD = 5V
|
|
|
| 0.07
|
|
|
| ||||
| VDD = 10V
|
|
|
| 0.6
|
|
|
| ||||
| VDD = 15V
|
|
|
| 2.4
|
|
|
| ||||
相位比較狀態圖
圖3 CD4046相位比較狀態圖
CD4046基本應用電路圖
下面介紹CD4046基本應用電路。
圖4 CD4046典型應用電路圖
圖4是用CD4046的VCO組成的方波發生器，當其9腳輸入端固定接電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間，調節電阻R1阻值即可調整振蕩器振蕩頻率，振蕩方波信號從4腳輸出。按圖示數值，振蕩頻率變化范圍在20Hz至2kHz。
如果由載頻為10kHz組成的調頻信號，用400Hz音頻信號調制，假如調頻信號的總振幅小于400mV時，用CD4046時則應經放大器放大后用交流耦合到鎖相環的14腳輸入端環路的相位比較器采用比較器Ⅰ，因為需要鎖相環系統中的中心頻率f0等于調頻信號的載頻，這樣會引起壓控振蕩器輸出與輸入信號輸入間產生不同的相位差，從而在壓控振蕩器輸入端產生與輸入信號頻率變化相應的電壓變化，這個電壓變化經源跟隨器隔離后在壓控振蕩器的解調輸出端10腳輸出解調信號。當VDD為10V，R1為10kΩ，C1為100pF時，鎖相環路的捕捉范圍為±0.4kHz。解調器輸出幅度取決于源跟隨器外接電阻R3值的大小。
圖5 CD4046應用電路圖
圖5用CD4046與BCD加法計數器CD4518構成的100倍頻電路。剛開機時，f2可能不等于f1，假定f2<f1，此時相位比較器Ⅱ輸UΨ為高電平，經濾波后Ud逐漸升高使VCO輸出頻率f2迅速上升，f2增大值至 f2=f1，如果此時 Ui滯后 U0，則相位比較器Ⅱ輸出UΨ為低電平。UΨ經濾波后得到的Ud信號開始下降，這就迫使VCO對f2進行微調，最后達到f2/N=f1，并且f2與f1的相位差Δφ=0°。，進入鎖定狀態。如果此后f1又發生變化，鎖相環能再次捕獲f1，使f2與f1相位鎖定。
瀏覽：(78)| 評論(
0
)
- 下一篇： 【圖】常用電壓比較器LM339中文資料
