【圖】除法運算電路圖及原理
(2023/11/27 18:00:00)
除法運算電路圖及原理
圖5.4-33為除法運算電路。將乘法器置于運算放大器的負反饋環路中，則可構成除法運算電路。由圖知，∑點為濾地點，R1=R2，則必有：
除法運算電路圖及原理
圖5.4-33為除法運算電路。將乘法器置于運算放大器的負反饋環路中，則可構成除法運算電路。由圖知，∑點為濾地點，R1=R2，則必有：
必須指出，在圖5.4-33電路中，為了得到適當的反饋極性，輸入信號UI2，必須是正的，否則正反饋將導致運算放大器停止正常工作而閉鎖于電源電壓。因此，圖5.4-33所示的除法電路是一個Ⅱ象限除法器。
如果UI2為負值，則應采用圖5.4-34所示電路。該電路是在反饋回路中引入負相乘增益乘法器。為了得到適當的反饋極性，輸入信號UI2必須是負的。
瀏覽：(398)| 評論(
0
)
- 下一篇： 【圖】串聯型直流穩壓電源及原理
