AD9958引腳圖及引腳功能描述
AD9958引腳圖及引腳功能描述
引腳說明AD9958采用56腳LFCSP封裝,其引腳圖如圖2所示,其主要引腳功能如下:
SYNC_IN:同步多片AD9958的輸入信號,使用時與主器件AD9958的SYNC_OUT相連;
SYNC_OUT:同步多片AD9958的輸出信號,使用時與從器件AD9958的SYNC_IN相連;
MASTER_RESET:復位引腳,高電平有效;
PWR_DWN_CTL:
電源掉電控制引腳;
CH0_IOUT、CH1_IOUT:通道0、1輸出端,無需上拉電阻,輸出范圍可達AVDD;
CH0_IOUT、CH1_IOUT:通道0、1互補輸出端,無需上拉電阻,輸出范圍可達AVDD;
DAC_RSET:DAC復位端,為DAC創建參考電流,通過一個1.91 kΩ的電阻接至AGND端;
REF_CLK、REF_CLK:參考時鐘或晶振輸入端;
CLK_MODE_SEL:
振蕩器模式控制引腳,為1時使能振蕩器為REF_CLK源,為0時不使能;LOOP_FILTER:與鎖相環環路濾波器的零點補償電路連接,此引腳與AVDD間串接一個0 Ω電阻和680pF電容。
P0,P1,P2,P3:調制數據引腳;
I/O_UPDATE:I/O口更新
寄存器控制端,此引腳上升沿數據從串口緩沖器送入寄存器。
:片選端,低電平有效,允許多芯片共用SPI總線;
SCLK:I/O口讀寫時的串行數據時鐘輸入端,上升沿寫操作,下降沿讀操作;
SDIO_0:專用串行I/O口引腳;
SDIO_1,SDIO_2,SDIO_3:用作串行I/O口引腳或初始化DAC輸出幅度增減量控制引腳;
SYNC_CLK:同步時鐘輸出引腳,為系統時鐘的4分頻。
